Canon Inc. a annoncé le 13 janvier être devenue la première entreprise au monde à développer et mettre en œuvre pratiquement la technologie de planarisation adaptative par jet d'encre pour la fabrication de semi-conducteurs. Cette percée, qui exploite l'expertise de Canon en lithographie par nano-impression, représente une avancée significative dans le traitement des wafers qui pourrait transformer la fabrication des puces avancées. Le géant japonais de l'imagerie vise à commercialiser des équipements intégrant cette technologie d'ici 2027.
La nouvelle technologie, appelée planarisation adaptative par jet d'encre ou IAP, répond à l'un des défis les plus critiques de la fabrication de semi-conducteurs. À mesure que les puces deviennent de plus en plus miniaturisées et tridimensionnelles, même de légères irrégularités de surface sur les wafers peuvent causer des erreurs dimensionnelles et des désalignements de motifs qui impactent significativement les rendements de production. Les méthodes de planarisation traditionnelles ont eu du mal à suivre le rythme des exigences des conceptions de puces de pointe.
Le système IAP de Canon fonctionne en utilisant un jet d'encre pour déposer un matériau photopolymérisable sur les surfaces des wafers de manière précisément ajustée correspondant à la topographie sous-jacente. Une plaque de verre plate est ensuite pressée sur le wafer, réalisant un nivellement de haute précision sur toute la surface de 300 millimètres de diamètre en un seul processus d'estampage. Cette approche réduit l'irrégularité topographique à cinq nanomètres ou moins, indépendamment des variations de conception de circuit ou de densité de motif.
La technologie s'appuie sur les travaux de Canon en lithographie par nano-impression, une alternative à la lithographie ultraviolette extrême qui a attiré l'attention comme méthode potentiellement moins coûteuse pour produire des semi-conducteurs avancés. En adaptant les éléments clés de la nano-impression à la planarisation, Canon a développé un processus qui fournit un excellent remplissage des espaces même pour les hauts rapports d'aspect et délivre des résultats constants quelle que soit la taille des caractéristiques ou la densité des motifs.
Canon et sa filiale Canon Nanotechnologies présenteront leurs recherches IAP lors de la conférence SPIE sur la lithographie avancée et le modelage prévue le 25 février au centre de convention de San Jose. La présentation inclura des spécifications techniques détaillées et des résultats de performance initiaux démontrant les capacités de la technologie pour la fabrication de dispositifs logiques et de mémoire.
L'annonce intervient alors que l'industrie des semi-conducteurs fait face à une pression croissante pour développer de nouvelles techniques de fabrication pour les puces de nouvelle génération. Alors que la société néerlandaise ASML domine le marché des équipements de lithographie ultraviolette extrême, des alternatives comme la nano-impression de Canon et maintenant la technologie IAP offrent des voies potentielles pour les fabricants de puces cherchant à réduire les coûts ou atteindre des objectifs de fabrication spécifiques.
Les analystes de l'industrie notent que la planarisation est une étape indispensable mais souvent négligée dans la fabrication de puces. À mesure que plusieurs couches de films et de câblage sont construites pendant la fabrication, maintenir des surfaces planes devient de plus en plus difficile. La capacité de Canon à atteindre une planéité inférieure à cinq nanomètres en un seul processus pourrait éliminer plusieurs étapes des flux de fabrication actuels, réduisant potentiellement le temps et le coût pour les producteurs de semi-conducteurs du monde entier.
Commentaires